セミナー
印刷
半導体デバイスの異種材料集積に向けた
常温・低温接合技術と光・電子デバイスの高度化
ヘテロジニアス集積実現に向けた常温・低温接合技術の基礎と推移、異種材料集積化の開発動向などを解説
受講可能な形式:【Live配信(アーカイブ配信付)】のみ
★アーカイブのみの視聴も可能です!
次世代半導体デバイスの進化に必要な異種材料・機能を集積するヘテロジニアス集積技術。
本セミナーでは、ヘテロジニアス集積を実現するための鍵となる「常温・低温接合技術」の基礎と評価手法から、実際の特徴や最新の技術動向、今後の展望について具体的なデバイス事例を挙げながら詳しく解説します。
このようなことを学べます!
●半導体デバイスにおける接合技術の基礎 ●ヘテロジニアス集積技術における接合技術の重要性
●常温・低温接合技術の基礎と推移、評価手法 ●異種材料集積化の開発事例と特徴、将来の可能性
日時 | 【Live配信(アーカイブ配信付)】 2025年2月21日(金) 13:00~16:30 |
|||
---|---|---|---|---|
受講料(税込)
各種割引特典
|
49,500円
( E-Mail案内登録価格 46,970円 )
S&T会員登録とE-Mail案内登録特典について
定価:本体45,000円+税4,500円
E-Mail案内登録価格:本体42,700円+税4,270円
|
|||
E-Mail案内登録なら、2名同時申込みで1名分無料
1名分無料適用条件
2名で49,500円 (2名ともE-Mail案内登録必須/1名あたり定価半額の24,750円)
1名申込み: 受講料 39,600円(E-Mail案内登録価格 37,840円) 定価:本体36,000円+税3,600円 E-Mail案内登録価格:本体34,400円+税3,440円 ※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 ※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。 ※他の割引は併用できません。
3名以上のお申込みで1名あたり:受講料 22,000円 本体20,000円+税2,000円(1名あたり) ※受講者全員のE-Mail案内登録が必須です。 ※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。 ※本ページからのお申込みに限り適用いたします。他の割引は併用できません。
|
||||
配布資料 | PDFテキスト(印刷可・編集不可) ※開催2日前を目安に、弊社HPのマイページよりダウンロード可となります。 | |||
オンライン配信 | ZoomによるLive配信 ►受講方法・接続確認(申込み前に必ずご確認ください) Live配信受講のアーカイブ(見逃し)配信について 視聴期間:終了翌営業日から7日間[2/25~3/3中]を予定 ※見逃し配信は原則として編集は行いません ※視聴準備が整い次第、担当から視聴開始のメールご連絡をいたします。 (開催終了後にマイページでご案内するZoomの録画視聴用リンクからご視聴いただきます) | |||
備考 | ※講義中の録音・撮影はご遠慮ください。 ※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。 | |||
得られる知識 | ・半導体デバイスに用いられる接合技術の基礎 ・低温・常温接合技術の基礎と推移 ・異種集積化の開発事例と特徴 | |||
対象 | ・異種材料集積のための低温・常温接合技術に興味をもつ部品・材料メーカの開発者 ・これから接合技術を学ぶ方、業務のために接合技術の知識を得たい方 ほか |
セミナー講師
東北大学 工学研究科 電子工学専攻 教授 博士(工学) 日暮 栄治 氏
1991年~2003年NTT研究所、2003年~2019年東京大学、2017年~2022年産業技術総合研究所において、システムインテグレーション技術(アセンブリ・接合・実装・パッケージング)に関する基盤研究とデバイス応用に関する研究に従事。2021年からIEEE Electronics Packaging Society Japan ChapterのChairを務める。
1991年~2003年NTT研究所、2003年~2019年東京大学、2017年~2022年産業技術総合研究所において、システムインテグレーション技術(アセンブリ・接合・実装・パッケージング)に関する基盤研究とデバイス応用に関する研究に従事。2021年からIEEE Electronics Packaging Society Japan ChapterのChairを務める。
セミナー趣旨
半導体デバイスは、これまでのスケーリング則(Mooreの法則)にのっとった微細化の追求(More Moore)に加えて、従来のCMOSデバイスが持ち得なかった、アナログ/RF、受動素子、高電圧パワーデバイス、センサ/アクチュエータ、バイオチップなどの新機能を付加し、デバイスの多機能化、異機能融合の方向に進化する新たな開発軸(More than Moore)を追求するようになってきた。
将来の半導体デバイスは、「More Moore」と「More than Moore」を車の両輪のように組み合わせて実現する高付加価値システムへと向かっており、まさに異種材料・異種機能を集積するヘテロジニアス集積(Heterogeneous Integration)技術が、将来の継続的な半導体産業成長の鍵として注目を集めている。このような背景のなか、IEEE EPS(Electronics Packaging Society)では、ヘテロジニアス集積ロードマップ(HIR:Heterogeneous Integration Roadmap)に関するワークショップを世界各国で開催し、基礎研究段階のロードマップ策定も進められている。
本セミナーでは、ヘテロジニアス集積を実現する重要な要素技術である常温・低温接合技術に焦点を当て、これらの技術の基礎と評価手法について詳細に述べ、これらの技術によりデバイスにどのような機能や特性が実現できるのか、具体的なデバイスを例に開発動向及び今後の動向を展望します。
将来の半導体デバイスは、「More Moore」と「More than Moore」を車の両輪のように組み合わせて実現する高付加価値システムへと向かっており、まさに異種材料・異種機能を集積するヘテロジニアス集積(Heterogeneous Integration)技術が、将来の継続的な半導体産業成長の鍵として注目を集めている。このような背景のなか、IEEE EPS(Electronics Packaging Society)では、ヘテロジニアス集積ロードマップ(HIR:Heterogeneous Integration Roadmap)に関するワークショップを世界各国で開催し、基礎研究段階のロードマップ策定も進められている。
本セミナーでは、ヘテロジニアス集積を実現する重要な要素技術である常温・低温接合技術に焦点を当て、これらの技術の基礎と評価手法について詳細に述べ、これらの技術によりデバイスにどのような機能や特性が実現できるのか、具体的なデバイスを例に開発動向及び今後の動向を展望します。
セミナー講演内容
1.はじめに
1.1 パッケージング分野から見た半導体を取り巻く状況
1.2 中間領域プロセスの新展開
2.半導体デバイス製造に用いられる接合技術の基礎
2.1 直接接合
2.2 中間層を介した接合
3.常温・低温接合プロセスの基礎
3.1 表面活性化接合による半導体の直接接合
3.2 Auを介した大気中での表面活性化接合
4.実現される機能の具体例
4.1 真空封止
4.2 高放熱構造
4.3 急峻な不純物濃度勾配
4.4 マルチチップ接合
4.5 ハイブリッド接合による3D集積化
5.今後の開発動向と産業化の可能性
6.おわりに
□質疑応答□
1.1 パッケージング分野から見た半導体を取り巻く状況
1.2 中間領域プロセスの新展開
2.半導体デバイス製造に用いられる接合技術の基礎
2.1 直接接合
2.2 中間層を介した接合
3.常温・低温接合プロセスの基礎
3.1 表面活性化接合による半導体の直接接合
3.2 Auを介した大気中での表面活性化接合
4.実現される機能の具体例
4.1 真空封止
4.2 高放熱構造
4.3 急峻な不純物濃度勾配
4.4 マルチチップ接合
4.5 ハイブリッド接合による3D集積化
5.今後の開発動向と産業化の可能性
6.おわりに
□質疑応答□
関連商品
当サイトはグローバルサイン社によりセキュリティ認証をされています。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。