セミナー 印刷

半導体製造における後工程・実装・設計の基礎・入門講座

■半導体後工程におけるパッケージングの各プロセス技術とキーポイント■
■前工程/封止・モールド工程/後工程/バンプ・フリップチップパッケージの工程/試験工程/梱包工程■
■過去に経験した不具合■ ■試作・開発時の評価、解析手法の例■
■RoHS、グリーン対応■ ■今後の2.xD/3Dパッケージとチップレット技術■

受講可能な形式:【Live配信】or【アーカイブ配信】のみ
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク 


★ 半導体製造プロセスにおける主に後工程・パッケージングプロセスを、経験も踏まえて解説!
★ 専門外の半導体技術の把握、新人教育、スキルの幅を広げる・知識習得に!
日時 【Live配信】 2024年8月27日(火)  10:30~16:30
【アーカイブ配信】 2024年9月10日(火)  から配信開始【視聴期間:9/10(火)~9/25(水)】
受講料(税込)
各種割引特典
55,000円 ( E-Mail案内登録価格 52,250円 ) S&T会員登録とE-Mail案内登録特典について
定価:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円
E-Mail案内登録なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で55,000円 (2名ともE-Mail案内登録必須​/1名あたり定価半額27,500円) 
※半導体産業応援キャンペーン【3名以上のお申込みで1名あたり24,200円】
 本体22,000円+税2,200円(1名あたり)
※受講者全員のE-Mail案内登録が必須です。
※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。
※当社Webサイトからの直接申込み限定です。他の割引は併用できません。

※テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
 1名申込みの場合:受講料( 定価:41,800円/E-mail案内登録価格 39,820円 )
  定価:本体38,000円+税3,800円
  E-mail案内登録価格:本体36,200円+税3,620円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。
※他の割引は併用できません。
 
■■■受講人数ごとのお申込み例■■■
1名で受講の場合:39,820円(税込) ※E-mail案内登録の場合
2名で受講の場合:55,000円(税込) ※1名あたり27,500円(税込)
3名で受講の場合:72,600円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
4名で受講の場合:96,800円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
5名で受講の場合:121,000円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
配布資料PDFデータ(印刷可・編集不可)
※開催2日前を目安に、S&T会員のマイページよりダウンロード可となります。
※アーカイブ配信受講の場合は配信開始日からダウンロード可となります。
オンライン配信Live配信(Zoom) ►受講方法・接続確認申込み前に必ずご確認ください
アーカイブ配信 ►受講方法・視聴環境確認申込み前に必ずご確認ください
備考※講義中の録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

セミナー講師

蛭牟田技術士事務所 代表 蛭牟田 要介 氏
<経歴>
1984~2003:富士通株式会社
2003~2009:Spansion Japan株式会社
2009~2022:NVデバイス株式会社(旧社名富士通デバイス株式会社)
2022~  :独立技術士
<専門分野> 半導体後工程・実装、品質・信頼性分野
・スーパーコンピュータ向け等ハイエンドのパッケージング技術開発
・メモリ/ロジックデバイスのLFパッケージング技術全域
・モバイル向けMCPパッケージング開発と実装接続信頼性向上
・特殊用途向けセンサーデバイス、SiP(システムインパッケージ)開発
・特殊用途向けパッケージの耐強電磁界対応技術開発
・デバイスのリユースを促進する洗浄技術開発
<WebSite>
 note:https://note.com/heavyindustry

セミナー趣旨

 半導体業界はコロナ禍による半導体不足が発端となって、それまでは単なる部品だったものが、経済の安全保障のキーパーツの一つになりました。半導体の先端テクノロジは2ナノメートルというこれまでとは別次元を目指しています。しかし、多くの半導体は最先端のテクノロジを必要としていない方が大半です。最先端のデバイスではトータル性能をより向上させるために機能別に色々なチップを集めて実装するチップレットの技術開発に向かっている状況にあります。
 本セミナーでは半導体後工程の基礎・基本的なパッケージングの各プロセスの技術と開発当時の失敗や苦労、得られた代表的な知見などを講師の経験も踏まえて解説します。

セミナー講演内容

<得られる知識、技術>
 ・半導体パッケージに対する基礎的な理解
 ・半導体製造プロセスの概要(主にパッケージングプロセス)
 ・半導体パッケージング技術・封止技術とその実際
 ・評価技術、解析技術の実際
 ・2.xD/3Dパッケージングとチップレットについて


<プログラム>
1.半導体パッケージの基礎~パッケージの進化・発展経緯~
 1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケージ形態が多様化
 1.2 THD(スルーホールデバイス)とSMD(表面実装デバイス)
 1.3 セラミックスパッケージとプラスチック(リードフレーム)パッケージとプリント基板パッケージ

2.パッケージングプロセス(代表例)
 2.1 セラミックスパッケージのパッケージングプロセス
 2.2 プラスチック(リードフレーム)パッケージのパッケージングプロセス
 2.3 プリント基板パッケージのパッケージングプロセス

3.各製造工程(プロセス)の技術とキーポイント
 3.1 前工程

  3.1.1 BG(バックグラインド)とダイシング
  3.1.2 DB(ダイボンド)
  3.1.3 WB(ワイヤーボンド)
 3.2 封止・モールド工程
  3.2.1 SL(封止:セラミックパッケージの場合)
  3.2.2 モールド
 3.3 後工程
  3.3.1 外装メッキ
  3.3.2 切断整形
  3.3.3 ボール付け
  3.3.4 シンギュレーション
  3.3.5 捺印
 3.4 バンプ・FC(フリップチップ)パッケージの工程
  3.4.1 再配線・ウェーハバンプ
  3.4.2 FC(フリップチップ)
  3.4.3 UF(アンダーフィル)
 3.5 試験工程とそのキーポイント
  3.5.1 代表的な試験工程
  3.5.2 BI(バーンイン)工程
  3.5.3 外観検査(リードスキャン)工程
 3.6 梱包工程とそのキーポイント
  3.6.1 ベーキング
  3.6.2 トレイ梱包・テーピング梱包
 
4.過去に経験した不具合
 4.1 チップクラック
 4.2 ワイヤー断線
 4.3 パッケージが膨れる・割れる
 4.4 実装後、パッケージが剥がれる
 4.5 BGAのボールが落ちる・破断する

5.試作・開発時の評価、解析手法の例
 5.1 とにかく破壊試験と強度確認
 5.2 MSL(吸湿・リフロー試験)
 5.3 機械的試験と温度サイクル試験
 5.4 SAT(超音波探傷)、XRAY(CT)、シャドウモアレ
 5.5 開封、研磨、そして観察
 5.6 ガイドラインはJEITAとJEDEC

6.RoHS、グリーン対応
 6.1 鉛フリー対応
 6.2 樹脂の難燃材改良
 6.3 PFAS/PFOAフリーが次の課題

7.今後の2.xD/3Dパッケージとチップレット技術
 7.1 2.xDパッケージ・3Dパッケージ
 7.2 ハイブリッドボンディング
 7.3 製造のキーはチップとインターポーザー間接合とTSV
 7.4 基板とインターポーザーの進化が未来を決める

  □質疑応答□