セミナー
サイトリニューアルをしました。
May 8, 2017
FPGAの概要と設計のポイント
※本セミナーは都合により中止となりました。（2024.7.16更新）
受講可能な形式：【Live配信】のみ
FPGAの設計ツールを使用しながら設計手法を伝授
FPGAの設計ツールを使用しながら設計手法を伝授
| 日時 | 2024年7月23日（火） 10:00～16:00 |
|
|---|---|---|
| 会場 | オンライン配信セミナー |
会場地図 |
|
受講料(税込)
各種割引特典
|
39,600円
( E-Mail案内登録価格 39,600円 )
S&T会員登録とE-Mail案内登録特典について
定価：本体36,000円＋税3,600円
E-Mail案内登録価格：本体36,000円＋税3,600円
|
|
| ※S&T E-Mail案内登録価格,S&T複数同時申込み割引対象外 申し込み受領後、主催会社日本アイアール(株)よりセミナー実施５営業日前を目安に受講票をお届け致します。 受講票の発送をもちまして以後のキャンセルはお受けできません。 受講予定の方がご出席できなくなった場合に、他の方が代わりにご受講されることは可能です。 受講票発送以後、ご出席できなくなった場合は、当日の講義資料を郵送させていただきます。 ※お支払い 請求書に同封されている振込先一覧に記載の日本アイアール(株)指定口座に、請求日の1ヶ月以内に お振込みをお願い申し上げます。1ヶ月以内のご入金が難しい場合はお申し付けください。 請求書は、主催会社から開催確定後に順次発送いたします。 ※サイエンス＆テクノロジーが設定しているアカデミー価格・キャンセル規定対象外のセミナーです。 |
||
| 主催 | 日本アイアール(株) | |
| オンライン配信 | Zoomによるオンライン受講となります。 | |
| 備考 | ※開催１週間前までに最少開催人数に達しない場合は、実施をキャンセルさせていただくことがあります。 ※開催の場合は、開催１週間前程度から受講票と請求書を発送させていただきます。 | |
| 得られる知識 | ・デジタル回路の設計手法を基礎から習得することが可能 ・FPGA設計の設計ポイントや注意点を自らの設計業務に応用することができる ・FPGAの設計ツールやシミュレータの使用方法が身につく | |
| 対象 | ・FPGAの設計経験が少ない技術者 ・FPGAを搭載した製品を開発する技術者 ・FPGAやデジタル回路の基礎を復習したい技術者 | |
セミナー趣旨
FPGAは自由にプログラミング可能なIC（集積回路）です。最近ではエッジコンピューティングへの応用やハードウェアの高性能化などにより、今後益々FPGAの使用頻度が高くなっていくことが予想されます。しかしながら、マイコンのプログラミングとは異なり、FPGAはデジタル回路をプログラミングで実現するICであることから、デジタル回路の知識がなければFPGAを設計することができません。
本講座ではFPGAの概要や設計手順を解説しながら、FPGA設計のポイントや注意点を説明します。そして、デジタル回路をverilog HDLで設計する講義を入門編と応用編に分けて解説します。講義の最後にはアップダウンカウンタを例題とした演習を用意しており、開発キットを使用した演習を通じてAMD社のFPGA設計ツールやシミュレータの使用方法を解説します。そのため、初心者の方でもFPGAの設計スキルを一日で習得でき、ご自身の設計業務にすぐに活用できるため、大変お勧めです。
本講座ではFPGAの概要や設計手順を解説しながら、FPGA設計のポイントや注意点を説明します。そして、デジタル回路をverilog HDLで設計する講義を入門編と応用編に分けて解説します。講義の最後にはアップダウンカウンタを例題とした演習を用意しており、開発キットを使用した演習を通じてAMD社のFPGA設計ツールやシミュレータの使用方法を解説します。そのため、初心者の方でもFPGAの設計スキルを一日で習得でき、ご自身の設計業務にすぐに活用できるため、大変お勧めです。
セミナー講演内容
１．FPGAの概要
１．１ FPGAの構成要素
１．２ FPGAの種類
１．３ FPGAの回路実装
１．１ FPGAの構成要素
１．２ FPGAの種類
１．３ FPGAの回路実装
２．FPGA設計の手順
２．１ 仕様設計とコーディング
２．２ 論理合成・レイアウト
２．３ 実機検証
２．４ 大規模回路の有効な設計手法
３．FPGA設計のポイントと注意点
３．１ FPGA設計のポイント
トップダウン設計、階層設計、タイミングチャート、ステートマシン など
３．２ FPGA設計の注意点
メタステーブル、非同期設計、チャタリング など
２．１ 仕様設計とコーディング
２．２ 論理合成・レイアウト
２．３ 実機検証
２．４ 大規模回路の有効な設計手法
３．FPGA設計のポイントと注意点
３．１ FPGA設計のポイント
トップダウン設計、階層設計、タイミングチャート、ステートマシン など
３．２ FPGA設計の注意点
メタステーブル、非同期設計、チャタリング など
４．論理回路の基礎
４．１ 組み合わせ回路
４．２ 同期回路
５．Verilog HDL入門編
５．１ モジュール構成
５．２ 組み合わせ回路
５．３ 順序回路
５．１ モジュール構成
５．２ 組み合わせ回路
５．３ 順序回路
６．Verilog HDL応用編
６．１ 組み合わせ回路
演算ロジック回路、セレクタ回路、エンコード回路、デコード回路 など
６．２ 順序回路
トグルカウンタ、シフトレジスタ、10進カウンタ、非同期リセット・同期リセット など
６．１ 組み合わせ回路
演算ロジック回路、セレクタ回路、エンコード回路、デコード回路 など
６．２ 順序回路
トグルカウンタ、シフトレジスタ、10進カウンタ、非同期リセット・同期リセット など
７．【演習】アップダウンカウンタの設計
７．１ アップダウンカウンタの仕様設計
７．２ アップダウンカウンタのコーディング
７．３ 制約ファイルの作成
７．４ 設計ツール（Vivado）の使用方法
７．５ アップダウンカウンタのシミュレーション
７．１ アップダウンカウンタの仕様設計
７．２ アップダウンカウンタのコーディング
７．３ 制約ファイルの作成
７．４ 設計ツール（Vivado）の使用方法
７．５ アップダウンカウンタのシミュレーション
質疑応答
当サイトはグローバルサイン社によりセキュリティ認証をされています。
SSL対応ページ（https）からの情報送信は暗号化により保護されます。
SSL対応ページ（https）からの情報送信は暗号化により保護されます。